1
掐斷外設命脈——封閉外設時鐘
先說最直觀的，也是我們都比較留意的方面，便是封閉MCU的外設時鐘。關于現(xiàn)在大多數的低功耗MCU，其外設模塊都對應著一個時鐘開關，只需翻開這個外設時鐘，就可以正常運用該外設了，當然，該外設也就會發(fā)生相應的功耗；反之，假設想要讓這個外設不發(fā)生功耗，一般只需求封閉該外設時鐘即可。
2
讓作業(yè)節(jié)奏慢下來——時鐘不要倍頻
除了外設模塊功耗耗費之外，還有一個功耗大戶，那便是PLL和FLL模塊。PLL和FLL主要是用來對原始的時鐘信號進行倍頻操作，然后進步體系得全體時鐘，相應的其功耗也會被提上去。所以在進入低功耗前，需求切換時鐘形式，旁路掉PLL和FLL模塊，比及超低功耗MCU喚醒之后再把時鐘切換回去。
3
圍堵涓涓細流——留意IO口的電平狀況
假設以為只需封閉外設時鐘就可以確保外設不在耗電，那你就真的太年青了。假設IO口沒有做好處理的話，它就會在暗地里偷走功耗，而你卻渾然不知。詳細原因是這樣的，一般IO內部或許外部都會有上下拉電阻，舉個比如如下圖所示，假定某個IO口有個10KΩ的上拉電阻，依據歐姆定律，此引腳就會耗費3.3V/10K=0.33mA的電流，假設有四、五個這樣的IO口，那么幾個毫安的電流就這樣貼進去了，太惋惜了。所以在進入低功耗之前，請逐一查看IO的狀況：
假設該IO口帶下拉，請設置為低電平輸出或許高阻態(tài)輸入；
4
睦鄰友好合作——留意IO與外設IC的統(tǒng)籌
IO口的上下拉電阻耗費電流這一要素相抵比較顯著，下面我們來說一個不顯著的要素：IO口與外部IC相連時的電流耗費。假設某個IO口自帶上拉，而與此IO相連的IC引腳偏偏是自帶下拉的，那么不管這個引腳處于什么樣的電平輸出，都不可避免的會發(fā)生必定的電流耗費。所以但凡遇到這一類的狀況，首要需求閱覽外設IC的手冊，確定好此引腳的狀況，做到心中有數；然后再操控MCU芯片睡覺前，設置好MCU的IO的上下拉形式及輸入輸出狀況，要確保一絲兒電流都不要被它耗費掉。
5
斷開調試器銜接——不要被假象所利誘
還有一類比較獨特，檢測出來的電流耗費很大，可實踐結果是自己杞人憂天，什么原因呢？是因為在測驗功耗的時分低功耗MCU還連著調試器呢！這時分大部分電流就會被調試器給擄走，無緣無故的讓我們發(fā)生極度抑郁的心境。所以在測驗低功耗的時分，必定不要銜接著調試器，更不要邊調試邊測電流。
