提供一個(gè)基于Verilog的算法模塊和一顆加密芯片 算法模塊作為FPGA代碼工程的子模塊、與其他代碼一起進(jìn)行整體的編譯生成可執(zhí)行文件下載。 加密芯片通過(guò)SPI、I2C與FPGA/CPLD進(jìn)行通信

FPGA加密方案

　　?  提供一個(gè)基于Verilog的算法模塊和一顆加密芯片

　　?  算法模塊作為FPGA代碼工程的子模塊、與其他代碼一起進(jìn)行整體的編譯生成可執(zhí)行文件下載。

　　?  加密芯片通過(guò)SPI、I2C與FPGA/CPLD進(jìn)行通信

工作流程

　　1、開(kāi)發(fā)階段移植關(guān)鍵參數(shù)數(shù)據(jù)。

　　2、在使用過(guò)程中，首先進(jìn)行雙向身份認(rèn)證。

　　3、認(rèn)證通過(guò)，密文讀回?cái)?shù)據(jù)參數(shù)。解密后還原重要參數(shù)，應(yīng)用到程序代碼的下一步運(yùn)行中。

優(yōu)勢(shì)

　　1、加密芯片成為產(chǎn)品的一部分，數(shù)據(jù)的存儲(chǔ)與讀回的過(guò)程都是安全的。

　　2、盜版商極難破解，從根本上杜絕程序被破解的可能性。

　　3、結(jié)合雙向認(rèn)證與算法移植的優(yōu)點(diǎn)，代碼改動(dòng)小，資源占用小，開(kāi)發(fā)周期短。

　　4、無(wú)法使用線路跟蹤與監(jiān)聽(tīng)，無(wú)法繞過(guò)加密芯片的安全防護(hù)進(jìn)行破解。

　　5、適用于產(chǎn)品開(kāi)發(fā)周期短，實(shí)時(shí)性要求高，安全強(qiáng)度高的用戶。

推薦芯片

　　1、RJGT102WDT6

　　2、RJMU401EBV